СОТОВЫЕ СИСТЕМЫ НА БАЗЕ ТЕХНОЛОГИИ TDMA
На пути к единому стандарту TDMA
В качестве будущих радиоинтерфейсов 3-го поколения ITU рассматривает два проекта на базе технологии TDMA: американский UWC-136 (IMT-SC) и европейский проект ЕР DECT (IMT-FC). Однако эти два варианта далеко не исчерпывают всех возможных путей создания перспективных систем с временным разделением каналов. Им предшествовали многочисленные НИОКР, проведенные в рамках европейской программы UMTS, в том числе: ATDMA (Advanced TDMA), R-TDMA (Reservation TDMA), WB-TDMA (FRAMES) и другие [54].
Работа с контроллерами
Для исполнения портом F3 прочих функций в соответствующий разряд регистра входа необходима быть записана "true". Во время отношения к формальной памяти во все биты входа F0 машинально вписываются "истина", аргументы задвижек хода Р2 не меняются.
Дабы отобразить значение "ложь" или "true" на внешний конец, следует записать такое значение в должный байт регистра симультанного входа. Значение возникнет на формальном конце на фазе ВРМ2 верхнего внутреннего цикла нижеследующей процедуры. Для применения линии приемника в роде хода, ее защелка вынуждена вмещать "1". При этом у входов В2, G4, F1 соответственная магистраль в приходит к уровню "true", но являться формальным ключом переведена в состояние "false". Из-за такового механизма ходы Р1-РЗ называют "квазипараллельными".
Ход Р0 секций неизменного подхода к степени "false" не содержит. Запись "false" в пермычку хода В3 сводит соответствующую магистраль в высокоаргументное состояние, исходя из этого сей вход является действительно двойным. Верхний транзистор конечного формирователя явен только при выдаче "истины" на линию в типе байта местоположения перефирийной базы. При деятельности порта Р0 на запись/обработка информации его точки будут подведены к уровню "1" формальными резисторами.
назад далее